삼성전자의 힘겨운 TSMC 따라잡기, 바보야 문제는?

반도체 파운드리(위탁생산) 글로법시장에서 2위인 삼성전자는 1위인 대만 TSMC를 겨냥해 맹추격전을 벌여왔지만 결과는 만족스럽지 않다.

1,2위간 격차는 더 벌어지는 추세이다. 시장조사업체 트렌드포스에 따르면 지난해 3분기 기준 TSMC의 파운드리 시장 점유율은 56.1%로, 2분기 53.4%보다 2.7%P 증가했다. 같은 기간 삼성전자 점유율은 16.4%에서 15.5%로 0.9%P 감소했다.

지난해 글로벌 반도체 매출 1위는 TSMC가 차지...인텔 울렸던 삼성전자는 다시 2위로

결국 지난해 글로벌 반도체 매출 1위 자리는 TSMC가 차지했다. 삼성전자가 3년만에 인텔로부터 탈환했던 자리를 1년만에 TSMC에게 넘겨주게 된 것이다.

이같은 사실에서 드러나듯이, 지난해 10월 27일 취임한 이재용 삼성전자 회장이 직면한 현실은 위기이다. 이재용 회장은 이날 취임 소회를 통해 “안타깝게도 지난 몇 년간 우리는 앞으로 나아가지 못했다”며 “새로운 분야를 선도하지 못했고, 기존 시장에서는 추격자들의 거센 도전을 받고 있다”고 진단했다. 초격차 기술력을 유지하지 못하고 있거나, 아니면 위협받고 있다는 판단인 것으로 풀이된다. 이는 고뇌로 가득찬 찬 고백이다.

삼성전자는 지난 1월 31일 가진 2022년 4분기 실적 콘퍼런스콜에서 “올해 캐펙스(시설투자)는 전년과 유사한 수준이 될 것”이라면서 “공정기술 경쟁력 강화를 위해 엔지니어링 런 비중을 확대하고 캐펙스 내에서 R&D(연구개발) 항목 비중도 이전 대비 증가할 것”이라고 밝혔다.

TSMC를 따라잡기 위해서는 생산시설의 규모보다 공정기술 경쟁력 강화가 핵심과제라는 인식을 분명히한 셈이다. 삼성전자가 따라잡아야 할 TSMC의 경쟁 우위는 3가지 선단(Advanced·첨단) 공정의 기술력에 있다. 삼성전자는 “바보야, 문제는 수율과 패키징 그리고 디자인하우스야”라고 임직원들에게 외치고 있는 상황이다.

① 삼성전자, 3나노 웨이퍼 양산은 TSMC보다 6개월 빨랐지만 ‘낮은 수율’이 걸림돌

삼성전자와 TSMC가 파운드리 시장에서 경쟁을 벌여왔던 첫째 승부처는 3nm(나노미터, 10억분의 1m) 선단공정 경쟁이다. 3나노란 반도체 기판(웨이퍼)의 두께이다. 글로벌반도체 기업들은 그동안 이 웨이퍼를 얇게 만드는 경쟁을 해왔다. 웨이퍼가 얇아질수록 전자제품 등의 크기가 작아지면서 효율성이 상승하기 때문이다.

이 부문에서 외견상 승자는 삼성전자이다. 삼성전자는 지난해 6월 30일 세계 최초로 3나노 공정을 적용한 반도체 양산에 성공했다고 발표했다. TSMC는 그로부터 6개월 뒤인 지난해 12월부터 3nm 공정을 적용한 파운드리 양산을 시작했다.

3nm 웨이퍼가 양산됨으로써 더 이상 웨이퍼 두께 경쟁은 무의미해졌다는 게 업계의 일반적인 분석이다. 삼성전자가 가장 얇은 웨이퍼를 가장 빨리 양산하는 데 성공했다는 뜻이다.

더욱이 삼성전자의 관련 기술력이 TSMC보다 우위에 있다. 삼성전자가 3나노 공정에 세계 최초로 도입한 게이트 올 어라운드(GAA·Gate All Around) 기술은 TSMC와 경쟁에서 우위를 점할 ‘게임 체인저’이다. GAA는 전류가 흐르는 채널의 4면을 게이트가 둘러싸고 있는 구조를 뜻한다. TSMC가 적용하고 있는 3D 구조의 ‘핀펫’(fin-fet) 기술보다 반도체의 전류 흐름을 더 세밀하게 제어할 수 있다.

핀펫 공정이 위·양·옆 3개 면을 통해 전류를 보냈다면 GAA 기술은 4개면(위·양옆·아래)을 통해 전류를 흘려보낸다. 따라서 GAA기술은 반도체의 크기가 작아져도 보다 효율적으로 전류를 보낼 수 있어 에너지 효율이 높다. 삼성전자의 이 같은 기술력 우위는 2나노와 1.4나노 공정경쟁에서도 유지될 것으로 보인다.

그럼에도 불구하고 TSMC가 훨씬 높은 시장 점유율을 유지하거나 확대하는 이유는 뭘까. 그 이유 중의 하나가 TSMC가 삼성전자보다 ‘수율(yield.收率)’이 높기 때문이라는 게 일반적인 분석이다. 수율이란 투입 수에 대한 완성된 양품(良品)의 비율이다. 불량률의 반대말이라고 볼 수 있다.

업계에선 TSMC의 수율이 70~80%, 삼성전자가 50~60%대로 추정하고 있다. 경계현 삼성전자 DS부문장(사장)도 4nm와 5nm 공정 단계에서 TSMC보다 개발 일정과 수율 등에서 뒤처졌던 사실을 인정한 바 있다.

따라서 수율 높이기는 삼성전자가 성공시켜야 할 절대명제이다. 그 전망은 밝은 편이다. GAA 3나노 2세대부터는 공정 수율이 대폭 향상될 것으로 기대되고 있다. 삼성전자는 “4~5nm에서는 TSMC에 뒤처졌지만, 3nm는 다르다”고 강조하고 있다.

② 반도체 공룡들이 뛰어든 ‘패키지 전쟁’, TSMC가 글로벌 리더

반도체 공정은 크게 전공정과 후공정으로 나뉜다. 전공정은 웨이퍼 위에 반도체 회로를 가공하는 방식이다. 후공정은 패키징(packaging)이다. 제조된 반도체가 훼손되지 않도록 포장하고 반도체 회로에 있는 전기선을 외부로 연결하는 공정이다. 애플리케이션 프로세서(AP), D램, 낸드플래시를 하나로 묶어 부피를 줄이고 속도를 향상시키는 작업이 패키징이다.

향후 반도체 경쟁력은 웨이퍼 두께를 줄이는 나노 기술력보다 반도체들을 효과적으로 묶어내는 패키징 기술력에 의해 판가름날 것이라는 전망이 지배적일 정도로 패키징은 중요해지고 있다. 웨이퍼 두께를 더 이상 줄이기도 어려울 뿐만 아니라, 조금 더 줄여봐도 효율성을 높이는 데 한계가 있기 때문이다. 이에 비해 패키징 기술을 고도화시킬 경우 반도체 효율은 급속하게 상승할 수 있다.

TSMC는 패키지 기술력에서도 글로벌 선도 기업이다. 지난 2012년에 이미 칩 온 웨이퍼 온 기술을 통해 4개의 칩을 통합했다. 이는 완성된 반도체를 묶는 게 아니라 웨이퍼에 회로를 그리는 전공정 단계에서부터 패키징 기술을 적용하는 것이다.

따라서 반도체 패키지 사업은 신성장 산업이다. 삼성전자, TSMC, 인텔 등이 투자를 확대하고 있다. 한국과학기술기획평가원에 따르면 세계 반도체 패키지 시장은 2015년부터 연평균 4.84% 성장해 2024년 849억 달러(약 110조원)에 달할 것으로 예상된다.

이재용 회장은 지난 17일 삼성전자 천안캠퍼스를 방문해 패키지 라인을 둘러봤다. 이 자리에서 “어려운 상황이지만 인재 양성과 미래 기술 투자에 조금도 흔들림이 있어서는 안된다”고 당부했다.

삼성전자는 올들어 천안캠퍼스 패키지 라인 투자를 확대 중이다. 로직 반도체와 HBM를 평평한 판 위에 얹는 2.5차원(2.5D) 패키지, 극자외선(EUV) 공정으로 만든 로직 집적회로(다이) 위에 메모리(SRAM)를 올리는 3D(엑스큐브) 패키지 기술 등이 삼성전자의 강점이다. 또 반도체(DS) 부문은 지난해 조직 개편을 통해 ‘어드밴스드 패키지팀’을 신설, 사업부간 시너지 확대를 도모하고 있다.

삼성전자의 경쟁자들도 패키지 투자를 확대하고 있다. TSMC는 대만 남부에 6번째 반도체 패키징 공장을 건설중이다. 이바라키현 산업·기술종합연구소 내에 370억 엔(약 4천억원)을 들여 패키지 R&D 센터도 만들고 있다.

인텔은 지난해 패키지 설비에만 47억5천만 달러(약 6조원)를 투자했다. 미국 뉴멕시코 후공정 공장에 35억 달러(약 4조3천억원)를 투자, 패키지 기술 확보에 박차를 가하는 중이다. 웨이퍼에서 칩을 자르지 않은 상태에서 칩들을 수직으로 연결하는 '포베로스' 기술이 인텔의 핵심 패키지 기술이다. 일종의 고층건물을 짓는 기술인 셈이다.

이처럼 반도체 후공정(OSAT) 업체들이 담당했던 패키지 시장이 파운드리 기업이나 반도체 종합기업(IDM)들의 전쟁터로 변화하고 있는 것이다.

③ AI시대에 급성장하는 디자인하우스 시장...TSMC의 VCA가 막강한 맨파워 자랑

디자인하우스도 TSMC를 추격하기 위해서 필요한 핵심과제 중의 하나이다.

디자인하우스는 팹리스(반도체 설계 전문)와 파운드리를 연결하는 기술부문이다. 팹리스가 제공하는 설계도를 기반으로 삼아 반도체를 제작하는 파운드리 공정에 각종 기술을 제공하는 기업을 총칭한다. 팹리스가 만든 설계도를 최적화하는 기업이 디자인하우스이다.

반도체 생산과정을 피자 제작과정으로 비유하면 디자인하우스의 역할을 쉽게 이해할 수 있다. 팹리스는 피자 설계도를 작성하고, 디자인하우스는 이 설계도를 바탕으로 피자 재료 구입 및 마감 과정 등을 최적화하는 기술을 제공한다. 파운드리는 이에 맞춰서 피자를 생산하는 기업이다.

챗GPT 출현으로 인한 인공지능(AI) 반도체 등을 포함한 다양한 시스템반도체 수요가 급증함에 따라 디자인하우스의 역할도 커지고 있다. D램이나 낸드플래시와 같은 메모리반도체와 달리, 시스템반도체는 수요기업의 니즈에 부합하는 반도체를 만들어주는 맞춤형산업을 요구한다. 즉 파운드리는 ‘다품종소량생산’ 시스템으로 돌아갈 수밖에 없어서 AI반도체와 같은 시스템반도체 수요가 급증하면 팹리스와 디자인하우스의 일감도 늘어날 수밖에 없다.

TSMC는 세계 최대 디자인하우스 대만 글로벌유니언칩(GUC)을 비롯해 235개 기업을 거느리고 있다. 특히 8개의 상위 디자인하우스들로 VCA(VALUE CHAIN AGGREGATOR)라는 디자인하우스 그룹을 통해 설계도 최적화 작업을 수행한다. VCA에 속한 디자인하우스들은 TSMC로부터 최신 공정 정보를 제공받음으로써, 설계도 최적화 작업의 완성도를 높인다. 아울러 설계도를 생산하는 팹리스 업체와 접촉해 TSMC의 일감을 따오기도 한다. 이같은 TSMC와 VCA의 협업체제가 TSMC를 부동의 파운드리 1위 기업으로 자리매김시키는 데 큰 기여를 해온 것으로 분석된다.

삼성전자도 TSMC를 벤치마킹해서 디자인솔루션파트너(DSP) 9개사를 확보하고 있으나 TSMC에 비하면 열세이다. 2021년 에이디테크놀로지, 코아시아, 가온칩스, 하나텍, 알파홀딩스, 아르고, 세솔반도체 등 총 13개 DSP 업체를 확보했고, 업체 간 인수합병(M&A)을 통해 지난해 에이디테크놀로지, 세미파이브, 코아시아, 가온칩스 등 총 9개 DSP 업체로 정리했다.

에이디테크놀로지, 가온칩스, 세미파이브, 코아시아 등은 최근 대규모 인력채용에 나서고 있는 것으로 알려졌다. 삼성전자의 DSP인 9개 디자인하우스 인력은 조만간 기존의 1500명에서 2000명 수준으로 30% 이상 증가할 것으로 전망된다.

하지만 TSMC의 VCA에 비하면 인재확보 수준이 미약하다는 평가이다. 삼성전자의 DSP 9개 기업 고급인력의 규모가 VCA 내 최대 업체인 대만 글로벌유니칩(GUC)과 알칩(Alchip)을 합친 것에 그친다는 분석이다.